基于FPGA脉动阵列的AES算法设计与实现
2026.05.01点击：
摘要：<正>高级加密标准(Advanced Encryption Standard,AES)算法是一种常见的对称加密算法，在其加密过程中需要进行循环轮操作，包含字节替换、行移位、列混淆和轮密钥加等。其中，在列混淆的计算过程中，输入的数据都要在左边乘一个固定的矩阵，在FPGA设计中，该步骤具有占用时钟周期长、步骤重复等特点，而在脉动阵列中，数据会按照预定的方式在脉动阵列（Systolic Array）单元里进行流动，可用于改进列混淆操作。实验结果表明，该方法的加解密速度提高了8.64%，具有较高的执行效率。
专辑： 信息科技
专题： 无线电电子学;电信技术
分类号： TN791;TN918.1
- 上一篇：一种基于工业大数据的石油化工可视化分析管控系统 2026/5/1
- 下一篇：基于自注意力机制的学习资源推荐方法 2026/5/1